(c) 2001 JPO & JAPIO. All rts. reserv.

01518234 **Image available**

CHARGE TRANSFER DEVICE

PUB. NO.:

59-229834 [JP 59229834 A]

PUBLISHED:

December 24, 1984 (19841224)

INVENTOR(s): MATSUMOTO SHUZO

KONDO KAZUO

TSUKASAKI HISANOBU

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

58-104122 [JP 83104122]

FILED:

June 13, 1983 (19830613)

INTL CLASS:

[3] H01L-021/66

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &

BBD)

JOURNAL:

Section: E, Section No. 312, Vol. 09, No. 102, Pg. 128, May

04, 1985 (19850504)

ABSTRACT

PURPOSE: To prevent drop of output bias voltage by providing a third source follower consisting of P channel FET between a first source follower and a second source follower.

CONSTITUTION: The source of a first source follower FET101 is connected to the gate of a third source follower FET111, the source of FET111 is connected to the gate of a second source follower FET102, and the source of FET102 is used as the output terminal 110. Thereby, a bias voltage of signal voltage generated at the output diffusion layer 6 of CCD drops by a voltage VGS(sub 1) between the gate and source of FET101 and is then applied to the gate of FET111. However, since the FET111 is a P channel FET, the bias voltage applied to the gete rises by a voltage VGS(sub 3) between the gate and source of FET and appears at the source of FET111 and is then applied to the gate of FET102. Accordingly, VL= V(sub 1)-VGS(sub 1)+VGS(sub 3)-VGS(sub 2), where input bias voltage is V(sub 1) and bias voltage of output terminal is VL. Namely, the bias voltage can be raised by a voltage value of VGS(sub 2).

(**)**

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

004208323

WPI Acc No: 1985-035203/198506

Charge coupled device e.g. for TV delay line - has sufficient output dynamic range and large output voltage NoAbstract Dwg 1/6

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 59229834 A 19841224 JP 83104122 A 19830613 198506 B

Priority Applications (No Type Date): JP 83104122 A 19830613

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 59229834 A 10

Title Terms: CHARGE; COUPLE; DEVICE; TELEVISION; DELAY; LINE; SUFFICIENT;

OUTPUT; DYNAMIC; RANGE; OUTPUT; VOLTAGE; NOABSTRACT

Index Terms/Additional Words: CCD; COLOUR

Derwent Class: U13; U25; W03

International Patent Class (Additional): H01L-021/66

File Segment: EPI

19 日本国特許庁 (JP)

① 特許出願公開

¹⁰ 公開特許公報 (A)

昭59-229834

f) Int. Cl.³H 01 L 21/66

識別記号

庁内整理番号 6851-5F ❸公開 昭和59年(1984)12月24日

発明の数 1 審査請求 未請求

(全 7 頁)

匈電荷転送装置

20特

顧 昭58-104122

②出 顧 昭58(1983)6月13日

⑫発 明 者 松本脩三

横浜市戸塚区吉田町292番地株

式会社日立製作所家電研究所内

⑫発 明 者 近藤和夫

横浜市戸塚区吉田町292番地株

式会社日立製作所家電研究所内

⑫発 明 者 塚崎久暢

横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所内

切出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁

目6番地

個代理 人 弁理士 高橋明夫 外1名

朔 概 書

- 1 発明の名称 電荷転送装置
- 2 特許請求の範囲

電荷転送部と、前配電荷転送部から信号電荷が転送される出力拡散層と、前配出力拡散層と、前配出力拡散層と グート電極を接続した第1のソースフェロケー FET と、出力増子にソース電極を接続した第2のソースフェロケー FET と、新配第1のソースフェロケート入力信号をフェファーの入力信号を出するにある。これでは、大力信号を出力信号とするドチャネルソースフェロケーを出力信号とするドチャネルソースフェロケーを出力信号とするドチャネルソースフェロケーをは、

3 発明の詳細な説明

〔発明の利用分野〕

本希明は、電荷転送袋堂に施する。

〔 発明の背景〕

延何宏送安置(以下 CCD と略称する)は、ア ナログ信号の遊逸機として、テレビ、 VTR 、ヒ デオカメラなどビデオ信号処理の分野で、多く の用途が見出されている。周知のように、CCDの選延原理は、電荷を転送し,この転送時間を 利用したものである。また CCD の出力信号は、 一般に電荷ではなく電圧として取り出される。 以下、信号電荷を出力信号電圧に変換する従来 のCCD を図面を用いて説明する。

第1図は、従来のCCDを説明するためのCCDの出力部の一例を示す受部所面図、第2図はほ1図の受部平面図である。同図において、1は2型の半導体基板、2はN型の型込みチャネル5は書積ゲート電極という)が、リセット MOSFET (以下単にリセット FET のドレイン電極であり、7はリセット FET のドレイン電極、8はリセット FET のゲート電極、9は二般化シリコンからなる過剰物を示す。

また 10 は外部電源 , 21,22 は駆動信号 4 , 6, の入力選子 , 23 はリセット信号 4 ′ の入力 場子を示す。なお前記 2 ~ 5 , 21 および 22 は 電荷

持聞昭59-229834(2)

転送部を構成している。

さらに 101.103 はそれぞれ出力パッファ用の 第 1 のソースフォロワを構成するソースフォロ ク FET と電流源用 FET を示し、102,103 はそれ ぞれ第 2 のソースフォロワを構成するソースプ ォロワ FET と電流源 FET を示す。110 は個号出 力は圧の出力増子を示す。

この第1図のCCDは一般によく用いられるN チャネル2相級動方式であり、また、この動作 原理は次のようである。すなわち、CCDの入が ゲート(図示せず)で注入された信号電荷電子 が、ゲート電極4,5下の電位井戸を経由して、 出力拡散層6へ転送され,その結果、この出力 放散層6の容量とあ1のソースフォロワFET10f のゲート入力容量との初の容量106(以下変貨 容量という)により、前記信号電荷が出力電圧 として取り出される。信号電荷をQ,出力電圧 を AV,変換容量を CBとすると

の関係がある。

部	1	表	

Ħ	被误目	學位		ь	c	đ
	電源電圧 VR	v	12	9	9	9
F	ナヤネル長ら	μп	7	7	7	7
E	ナヤネル福叫	/CE	42	42	168	42
101	ドレイン電流Iの	дА	26	26	26	6.5
	ゲートソース電圧VG系	V	3.4	3.4	1.7	1.7
	相互コンダクタンス多叫	25	5.5	55	110	27.5
	出力容量 CO ₁	PF	0.5	0.6	0.6	0.6
	通過周波数帯域feut	MH1	14	14	28	7
	安美容量 CB	PP	0.05	0.05	0.11	0.05
	出力電圧△V	VPP	1.0	1.0	0.45	1.0
	出力ペイアス電圧VL	V	4.7	1.7	3.4	3.4

前配出力電圧は第 1 のソースフォロワ FET101 第 2 のソースフォロワ 102 を 全て 出力増子 110 へ取り出される。したがって 出力電圧 ΔV のベイアス電圧を V I とすると 出力増の ベイアス 電圧 V L は $V L = V I - V G S_1 - V G S_2$ となる。

ここで VGA、VGA はそれぞれ第1ソースフォロワ FET のゲートソース間電圧である。 従来技術の一例は第1 表に示す構成値であり、電源 Vaが12V の場合(第1 表 a)は正常に動作するが、 消費電力を低減するため電源 Va を 9V まで低下すると出力端 110 のパイアス電圧 V4が1.7V (第1 表 b)と低くなり、出力のダイナミックレンジが少なくなり不都合である。

また出力ダイナミックレンジを確保するため FET101のチャネル福 W を大きくして、ゲート、ソース間 電圧 VGS を少なくすることも考えられる。チャネル福 W とゲートソース間 電圧 VGS の関係は $VGS = \sqrt{\frac{L}{RW}} \cdot ID + VTB - - (式 2)$

である。ここでLはFETのチャネル長, IDは FETのドレイン電流, VTB はしきい値域圧, A は比例定数を示す。またチャネル機Wとゲート 入力容量 CIN の関係は大略

CIN = K.L.W -- (式3)

ここでKは比例定数

であり、チャネル艦Wを大きくするとゲート入力容量も大きくなる。そのため、変換容量 CB 106 も大きくなり、(式1)にしたがって出力 色圧 ΔVが小さくなる不都合がある。例えば第1 接 C に示すように、FET101のチャネル幅 Wを 168μm と大きくすると、ゲートソース間重圧 VG氧 は1.7Vと少なくなり、出力端のパイアス 電圧は 3.4Vと大きくなり、ダイナミックレンジは確保されるが、変換容量 CBが 0.11PFと大きくなり、出力 医圧 ΔVが 0.45VPP となって不都合である。

またゲートソース間電圧 VGA を小さくするため(式2)にしたがってドレイン電流 IA を小さくすることも考えられる。この場合 FET の相互コンダクタンス gmが

$$gm \neq \frac{w}{A - 1D} - (\pm 4)$$

の関係にあり、低下する。その結果、FETの通 過周吸数管域 fcut が(式 5) にしたがって低下 する。

$$f_{cut} = \frac{g_{m}}{2\pi G} \qquad - (\vec{x} 5)$$

ここで G は FET の 出力 容量 。 FET 101 において は 弟 2 ソースフォロワ FET 102のゲート 入力 容量 を含み第 1 図の 符号 107 で示す 容量 G 。 である。

例えば第 1 表 d に示 T ように , FET101のドレイン 国 混 I A を 6.5 p A と 少 なく すると 。 V G A は 1.7 V と 少 なく なり , 出 力 パイ T ス 電 圧 は 3.4 V と 大 きく な る。しか し FET101の相互 コンダクタンス g M が 27.5 p S と 少 なく なり ・ 通過 周波 数 帯 環 f c u t が 1 4 M H I か ら 7 M H I I と 少 なく な り ピ デ オ 周 波 奴 に 與 し て 不 都 合 で あ る。 な お 出 力 塘 に 接 受 さ れ て い る 弟 2 ソ ー ス フ ォ ロ ワ FET102 は 負 荷 谷 は 10 P F で も 遠 過 帯 域 が 1 Q M H I I 以 上 と な る よ う に チャ ネ ル 楽 は 400 p m 以 上 と 大 き く し て あ る。

以上述べたように、従来技術では、省電力のだ

*ロワの健康原用 FET を示す。なお無1図と同一個所および同等部分には同一符号を付してある。

本 吳 施 尚 で は 弟 1 の ソ ー ス フ ォ ロ ワ FET101 の ソースを乗るのソースフォロワ FET111のゲート⁵ . に送続し、前記 FET111のソースを第 2 のソーズ フォロワ FET102のゲートに設委し、前紀 FET102 のソースを出力端子 110 としている。この構成 により、CCDの出力拡散層もに発生した信号電 圧のパイアス軍圧は、 FET101のゲートに加えり れ、 FET101のゲートソース関電圧 VCS だけ降下 し、 я 3 のソースフォロワ FETi11のゲートに印 加される。ところが FET111はP チャネル FET の ため、ゲートに印加されたパイアス電圧は FET のゲートソース間軍圧 Vos. だけ上昇して FETiif のソースに現われ、第2のソースフォロワ FET· 102 のゲートに印加される。そして FET102のゲ ートソース間域圧 VG系の降下をして出力場子110 に現われる。したがって入力パイアス選圧をVi 出力選子のパイアス電圧を VIとすると、

符牌昭59-229834 (3)

め電源電圧を低くすると,出力ダイナミックレンジが低下するか,出力電圧が低下するか,造過超波数帯域が低下するかのいずれかの欠点を有している。

〔発明の目的〕

本発明の目的は上配した従来技術の欠点を除去し、低電圧覚測で良好に動作する CCD を提供するにある。

[発明の概要]

前記の目的を達成するために、本発明では、 第1ソースフォロワと第2ソースフォロワの間 にPチャネル型 FET から成る第3のソースフォ ロワを設け、Pチャネル型 FET が生じる逆方向 のゲートソース間電圧で、出力パイアス電圧の 低下を防止するようにする。

〔発明の実施例〕

以下、本発明の一実施例を第3図に示し、これについて説明する。

同図において 111 は第 3 のソースフォロワを 構成する P チャネル FET , 112 は 卸記ソースフ

第 2 资

1			-	
H	基金	# 62	a	6
	TREE VE	V	9	9
7	ナヤネル長 ら	μп	7	7
T 101	ナヤネル病 円	/tm	4 2	2 1
	ドレイン電流 IA	24	26	2 6
	ゲートソース電圧VG系	v	3.4	4.4
	相互コンダクタンスタル	23	5 5	3.9
	出力容量 Cog	PF	0.15	0.15
	连进两数数带单fcut	MHS	5 8	41
テ テヤネル領 T ドレイン電池 グートソース電	テヤネル長 La	,513R	7	7
	ナヤネル標 以	<i>μ</i> π.	108	108
	ドレイン電流 IDg	#A	3 2	3 2
	アートソース電圧VGS。	V	. 2 . 4	2.4
	日正コンドクランスタル。	д5	70	70
· -	i力容量 Cog	PF	0.6	0.6
	l通男放政帝域 fout	WHI	18	18
	换容量 CH	PF	0.05	0.04
	力量圧。△▼	v	1.0	1.3
出	カペイアス電圧VL	V	4.1	3.1

特層昭59-22983年(4)

 $VL = VI - VGS_1 + VGS_2 - VGS_2$

また新たな効果として、CCD の出力電圧 AVを大きくすることができる。 第 2 表 b に示すように、FET101のチャネル器 W, を 21 mm と小さくすることにより、そのゲート入力容量を小さくし、CCD の変換容量 CM を 0.04 PF と小さくする。 出力拡散 M もの容量は 0.02 PF であり、FET101のゲート入力容量が 0.02 PF で拡散 層容量とゲート入力容量をほぼ等しくしてある。 その結果(式 1)にしたがって出力電圧 AV は 1.3 V と大きくなる。 従来技術では FET101のチャネル器を少なくするとゲートソース関電圧 VG4 が大きくなり、出力

ベイアス電圧 VLが低くなってダイナミックレンジが狭くなる不都合があったが、本実施例においては、前記 VGA が大きくなった量だけ P チャネル FET111のゲートソース間電圧 VGA で補償するため、出力ベイアス電圧 VL は 3・1 V と高くなり、良好に動作する。

また本発明による第3図に示す実施例は電源 V2を9Vに低くして良好に動作させることができる。さらに本発明によれば電源電圧5~6V化 も可能であり、したがってポータブル VTR , ビ デオカメラなど電池で動作する機器において、 好選である。

また第4図に本発明をCCDと同じ半導体基板上に構成した実施例を示す。第4図において、113はPチャネルFETを作るためのN型層のウェル領域を示す。第3図と同等のものは同符号である。第4図において、P型半導体基板上にCCDを構成しているため、FET101,102などのNチャネルFETは同様に作れる。しかしPチャネルFETはN型半導体上に作るのでN型のウェル

113を設けている。本実施例の等価回路は第3回と同等であり、第3回の実施例と同等の効果がある。

第 5 図において, CCD の出力拡散層 6 に現むれたクシ歯状の延圧は第 1 ソースフォロク FST 101 を経て, FET スイッテ 121,122 に加えられ

る。前記スイッチ 121,122 は制御選子 120 の電圧が ハイレベルの時導通状態となり,ホールトコンデンサ 124 を充電する。次に拡数層 6 の電圧がリセット電圧 Varc変化する直前に、制御選子 120 の電圧をローレベルとし、スイッチ 121 122 を遮断状態とし、ホールドコンデンサ 124 の電圧を維持する。前記ホールドコンデンサ124 の電圧をP チャネル FET111 からなる第 5 のソースフォロワを通し、さらに N チャネル FET102の第 2 のソースフォロワを経て出力選子 110 に出力電圧として取り出す。

上述したように、 N チャネル FET101の第1 の ソースフォロワと P チャネル FET111の第3のソ ースフォロワの間にスイッチ 12.,122 コンデン サ 124 からなるサンブルホールド回路を挿入す ることにより, 本発明の効果を摂うことなくUD の出力電圧から転送クロックの高周波成分を取 り除くことができる。

[発明の効果]

以上述べたように、本発明によれば、低電圧

特周昭59-229834 (5)

でCCDを動作させても、出力ダイナミックレンジを確保し、出力電圧も大きくとれ、通過局放数帯域も低下せず良好に動作する。したがって省電力化が進み、低電圧電磁で動作するポータブル VTR 、ビデオカメラなどの信号処理回路において効果的である。

4 図面の簡単な説明

第1 図は従来の CCD の出力部を示す長部断面図、第2 図は第1 図の CCD 部の平面図、第3 図は本発明の一実施例の CCD の出力部を示す長部断面図、第4 図は第3 図の実施例の半導体基权の平面図、第5 図は本発明の他の実施例の CCD の出力部を示す 図路構成図、第6 図は CCD の動作を説明するための動作電圧波形図である。

101 - 第 1 のソースフォロワ FET

102 - 第 2 のソースフォロワ FET


111 一第 3 のソースフェロワ FET


6 一出力拡散層

代理人弁理士 高 積 明 央


才 1 团


才 2 团






才 3 図







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.